芯片檢測技術(shù)研究與應(yīng)用系列文章(第三期)閂鎖效應(yīng) (Latch Up) 是在器件的電源引腳和地之間產(chǎn)生低阻抗路徑的條件，這種低阻抗路徑可能會由于過大的電流水平而導(dǎo)致系統(tǒng)紊流或災(zāi)難性損壞。因此，了解閂鎖檢測在家電中的應(yīng)用至關(guān)重要。本文將深入探討閂鎖檢測的概念、標準以及通過案例分析展示其在家電領(lǐng)域中的重要性和實際應(yīng)用。一

　　閂鎖介紹

　　閂鎖是指當CMOS集成電路的PNP和NPN型晶體管同時導(dǎo)通時，形成一個正反饋的回路，導(dǎo)致電路無法正常工作。

　　閂鎖效應(yīng)是集成電路中的一個重要問題，可能導(dǎo)致芯片功能混亂、電路無法工作，甚至燒毀芯片。其主要危害有如下幾個方面：芯片功能失效

　　閂鎖效應(yīng)發(fā)生時，芯片內(nèi)部的寄生可控硅結(jié)構(gòu)被觸發(fā)，形成低阻抗通路，使得芯片無法正常工作。這種通路會破壞原有的電路設(shè)計，導(dǎo)致芯片功能失效，進而影響整個電路的正常運行?？煽啃越档?/p>

　　閂鎖效應(yīng)的存在使得芯片的可靠性大大降低，對于需要長時間穩(wěn)定運行的應(yīng)用場景，如汽車電子、醫(yī)療設(shè)備等，閂鎖效應(yīng)可能引發(fā)故障，威脅產(chǎn)品的安全性和穩(wěn)定性j9游會真人游戲第一品牌。引發(fā)安全風(fēng)險

　　在某些關(guān)鍵領(lǐng)域，如航空航天、軍事等領(lǐng)域，芯片閂鎖效應(yīng)可能導(dǎo)致嚴重的安全風(fēng)險。一旦芯片失效，可能引發(fā)整個系統(tǒng)的崩潰，甚至威脅到人身安全。二閂鎖測試標準1、預(yù)處理

　　電流測試I-test用于測試非電源管腳；電壓測試V-test 用于測試電源管腳。其中I-test又有正向注入/負向抽取兩種，正向注入電流會使得端口電壓升高，負向抽取電流會使得端口電壓降低。芯片必須處于工作狀態(tài)，保證更好的模擬在芯片在實際應(yīng)用中可能遇到的情況。2、激發(fā)閂鎖效應(yīng)：

　　測試開始時，通過測試方案里的電壓或電流條件，嘗試在CMOS集成電路中激發(fā)閂鎖效應(yīng)。這步通常涉及對電路的輸入和輸出引腳施加高電壓或電流，以模擬可能導(dǎo)致PNP和NPN晶體管同時導(dǎo)通的條件。3、測試后分析測試結(jié)果

　　根據(jù)測試得出來的數(shù)據(jù)，測試工程師可以分析是否存在閂鎖效應(yīng)。如果觀察到功耗和電流的異常變化，且這些變化符合閂鎖效應(yīng)的特征，那么就可以判斷該集成電路存在閂鎖風(fēng)險；如果電流不符合，就是出現(xiàn)閂鎖現(xiàn)象。三案例分析1、背景介紹

　　某品牌MCU進行閂鎖實驗，其IO管腳的最大工作電壓為5.5V，以1.5倍最大電壓（8.25V）進行閂鎖實驗，共測試10pcs芯片，4pcs出現(xiàn)閂鎖現(xiàn)象。

　　樣品編號

　　測試結(jié)果

　　#56

　　±200mA PASS

　　#57

　　+200mA FAIL

　　#58

　　±200mA PASS

　　#59

　　±200mA PASS

　　#60

　　±200mA PASS

　　#61

　　+200mA FAIL

　　#62

　　+200mA FAIL

　　#63

　　+200mA FAIL

　　#64

　　±200mA PASS

　　#65

　　±200mA PASS

　　該MCU早期已在第三方檢測公司進行過閂鎖測試，測試結(jié)果為通過，同步進行復(fù)測，復(fù)測結(jié)果仍為通過九游會j9網(wǎng)站首頁。2、問題分析

　　①首次分析國創(chuàng)中心檢測結(jié)果：

　　其他機構(gòu)檢測結(jié)果：

　　由圖可知，當被測管腳受到+200mA邏輯低激勵測試時，國創(chuàng)中心測試出的200mA出現(xiàn)LU現(xiàn)象，而其他檢測機構(gòu)的+200mA邏輯低激勵測試，未出現(xiàn)LU現(xiàn)象。

　　針對測試出來的結(jié)果，進行情況排查：

　　結(jié)論1、閂鎖下的芯片工作狀態(tài)不同，基于JESD78F，為了更貼切芯片的實際工作狀態(tài)，IO引腳不再進行懸空，而進行上電處理。2、芯片公司的閂鎖測試，IO引腳懸空，未處于上電狀態(tài)。②二次分析芯片公司，采用IO引腳上電的方式復(fù)測，同樣未復(fù)現(xiàn)閂鎖，故繼續(xù)進行分析。

　　針對脈沖寬度來驗證對于閂鎖的影響，驗證結(jié)果如下：結(jié)論

　　#1:脈沖寬度達到30ms時,Pin-3出現(xiàn)閂鎖現(xiàn)象#9: 脈沖寬度達到50ms時,Pin-3出現(xiàn)閂鎖現(xiàn)象#10: 脈沖寬度達到60ms時,Pin-2,3出現(xiàn)閂鎖現(xiàn)象芯片公司采用10ms脈沖，故未觸發(fā)閂鎖。3、分析結(jié)論

　　閂鎖測試為了更真實的評估能力，需按照JESD78F將芯片處于上電狀態(tài)（I/O引腳）。

　　閂鎖的觸發(fā)脈沖的寬度很大程度上影響了對于閂鎖測試的結(jié)果。

　　該芯片P1-3引腳處于芯片邊緣，這些引腳的相關(guān)防閂鎖能力較弱，針對以上引腳增加100歐電阻后復(fù)測，未復(fù)現(xiàn)閂鎖現(xiàn)象。

　　往期推薦:

　　為家電高端芯片應(yīng)用護航：國創(chuàng)中心打造行業(yè)唯一全鏈路可靠性檢測平臺

　　MCU芯片能否通過可靠性檢測大考？國創(chuàng)中心家電極限拉偏測試系統(tǒng)深度測評

　　芯片事業(yè)部一周年 | 6款國創(chuàng)功率芯片正式發(fā)布